Decennialang volgde de chipindustrie een vrij eenvoudige formule: maak transistoren kleiner, plaats er meer op dezelfde chip en computers worden sneller en efficiënter.
Dat principe kennen we als Moore’s law.
Maar er ontstaat een probleem: we lopen tegen de fysieke grenzen aan van hoe klein transistoren nog kunnen worden.
Onderzoekers van de University of Illinois Urbana-Champaign hebben onlangs een nieuwe manier gedemonstreerd om siliciumchips te bouwen. Hun onderzoek suggereert dat de toekomst van computerchips misschien niet alleen draait om nóg kleinere transistoren.
Misschien moeten we vooral de hoogte in.
En dat kan grote gevolgen hebben voor toekomstige processors in laptops, workstations en AI-systemen.
Wat is Moore’s law eigenlijk?
In 1965 stelde Intel-medeoprichter Gordon Moore vast dat het aantal componenten dat economisch op een geïntegreerde schakeling kon worden geplaatst zeer snel toenam.
Later werd Moore’s law vooral geassocieerd met het idee dat het aantal transistoren op een chip ongeveer iedere paar jaar verdubbelt.
Het is geen natuurwet. Het werd eerder een doel waar de chipindustrie decennialang verrassend dicht bij wist te blijven.
Kleinere transistoren maakten het mogelijk om steeds complexere CPU’s en GPU’s op ongeveer hetzelfde oppervlak te bouwen.
Meer transistoren betekenden meer rekenkracht.
En kleinere productieprocessen maakten chips doorgaans ook energiezuiniger.
Dat werkte tientallen jaren uitstekend.
Maar moderne transistoren zijn inmiddels extreem klein.
Op een gegeven moment kun je structuren niet eindeloos blijven verkleinen. De onderzoekers in Illinois wijzen erop dat verdere miniaturisatie steeds meer wordt beperkt door de eigenschappen van silicium zelf en uiteindelijk door de kwantummechanica.
De vraag wordt dus: wat doen we als kleiner simpelweg niet veel verder kan?
Niet kleiner bouwen, maar hoger
Een oplossing klinkt bijna vanzelfsprekend.
Als er horizontaal te weinig ruimte is, gebruik dan de derde dimensie.
Moderne processors zijn traditioneel grotendeels opgebouwd als extreem complexe tweedimensionale transistorstructuren. Natuurlijk bestaan er vandaag al allerlei vormen van 3D-technologie, zoals stacked memory en 3D V-Cache.
Maar daarbij worden losse dies of wafers meestal eerst afzonderlijk geproduceerd en daarna met elkaar verbonden.
De onderzoekers in Illinois werken aan iets ambitieuzers: monolithische 3D-integratie.
Daarbij worden transistorlagen direct boven op elkaar geproduceerd.
Zie het verschil als een stad die niet langer uitbreidt met nieuwe buitenwijken, maar wolkenkrabbers gaat bouwen.
Het onderzoeksteam demonstreerde meerdere verticaal geïntegreerde transistorlagen en bouwde daarmee onder andere logische schakelingen en SRAM-geheugencellen.
Het interessante is vooral dat die lagen veel dichter met elkaar verbonden kunnen worden dan bij conventionele 3D-chiptechnieken.
Dat is belangrijk, want moderne processors worden niet alleen beperkt door hoe snel transistoren kunnen schakelen.
Ook het verplaatsen van data kost steeds meer tijd en energie.
Een processor moet niet alleen rekenen, maar ook communiceren
Dat wordt vooral belangrijk bij AI-workloads.
Een CPU of GPU kan enorme hoeveelheden rekenkracht bevatten, maar al die rekeneenheden hebben voortdurend data nodig.
Data moet bewegen tussen cores, cache, geheugen en andere onderdelen van het systeem.
En dat kost energie.
Door onderdelen verticaal dichter bij elkaar te plaatsen, kunnen elektrische verbindingen korter worden.
Dat kan potentieel zorgen voor:
- hogere bandbreedte;
- lagere latency;
- lager energieverbruik;
- meer rekenkracht per vierkante millimeter.
Voor CPU’s, GPU’s en AI-accelerators is dat bijzonder interessant.
Het onderstreept bovendien iets wat we bij SKIKK al langer zien: computerprestaties draaien steeds minder om één losse specificatie en steeds meer om de complete architectuur.
Een snellere CPU maakt een computer niet automatisch sneller.
Geheugenbandbreedte telt mee. Cache telt mee. Opslag telt mee. Koeling telt mee. Vermogenslimieten tellen mee.
En steeds vaker telt ook mee hoe efficiënt verschillende onderdelen met elkaar kunnen communiceren.
3D-chiparchitecturen kunnen dat principe uiteindelijk tot op transistorniveau doorvoeren.
Waarom doen we dit dan nog niet massaal?
Warmte.
Of nauwkeuriger gezegd: warmte tijdens het productieproces.
Voor de productie van conventionele hoogwaardige siliciumtransistoren zijn normaal gesproken zeer hoge temperaturen nodig.
Dat is geen probleem voor de eerste laag.
Maar als je daarna een nieuwe transistorlaag direct boven op bestaande schakelingen wilt produceren, ontstaat er een serieus probleem: de bestaande metalen verbindingen kunnen die hoge temperaturen niet verdragen.
Het onderzoeksteam ontwikkelde daarom een andere aanpak.
In plaats van nieuw kristallijn silicium direct boven op bestaande elektronica te vormen, produceren de onderzoekers ultradunne siliciumlagen afzonderlijk en plaatsen ze deze vervolgens op de wafer.
Daarmee kunnen nieuwe transistorlagen worden toegevoegd zonder de onderliggende schakelingen te beschadigen.
En in theorie kun je dat proces vervolgens opnieuw uitvoeren.
En opnieuw.
Is Moore’s law dan dood?
Niet per se.
Misschien verandert vooral de betekenis van het woord scaling.
Decennialang betekende chipontwikkeling vooral:
Kleinere transistoren = meer transistoren per chip.
In de toekomst kan dat steeds vaker worden:
Meer lagen = meer transistoren binnen hetzelfde oppervlak.
In plaats van transistoren eindeloos kleiner te maken, kunnen chipfabrikanten dus steeds meer de hoogte in.
We zien die verschuiving nu al.
NAND-flash gebruikt al jaren 3D-structuren. Moderne processors gebruiken steeds vaker chiplets. High Bandwidth Memory stapelt geheugendies. AMD gebruikt gestapelde cache met 3D V-Cache.
De richting is duidelijk: de industrie neemt steeds verder afscheid van het idee dat één enorme, platte chip altijd de beste oplossing is.
Verwacht nog geen chipwolkenkrabber in je volgende laptop
Er is wel een groot verschil tussen succesvol onderzoek en massaproductie.
De onderzoekers hebben laten zien dat hun techniek werkt.
Maar moderne consumentenprocessors bevatten miljarden transistoren.
De stap van een laboratoriumdemonstratie naar miljoenen betaalbare chips uit een ultramoderne fabriek is enorm.
Dit is dus niet de technologie die waarschijnlijk volgend jaar al in een nieuwe SKIKK-laptop zit.
Het is fundamenteler dan dat.
Dit onderzoek laat zien hoe processors zich mogelijk verder kunnen ontwikkelen wanneer traditionele transistorverkleining steeds moeilijker wordt.
Wat kan dit betekenen voor toekomstige laptops?
Potentieel heel veel.
Meer rekenkracht binnen hetzelfde oppervlak.
Kortere verbindingen.
Minder energieverlies bij dataverkeer.
Dat kan uiteindelijk leiden tot processors die:
sneller worden zonder evenredig groter te worden;
dezelfde prestaties leveren bij een lager energieverbruik;
beter geschikt zijn voor zware lokale AI-workloads.
Voor laptops is energie-efficiëntie minstens zo belangrijk als pure snelheid.
Een desktop kun je relatief eenvoudig meer stroom geven en voorzien van een grotere koeler.
Een laptop heeft altijd fysieke grenzen.
Er is maar een beperkte hoeveelheid ruimte voor koeling, accu en hardware.
De interessantste processor van de toekomst is daarom misschien niet degene die 200 watt verbruikt en een benchmark wint.
Misschien is het juist de processor die dezelfde workload op 50 watt kan uitvoeren.
Het einde van Moore’s law — of juist het volgende hoofdstuk?
Meer dan een halve eeuw betekende vooruitgang in chips vooral: kleiner.
Dat gaat niet ineens verdwijnen.
Maar de toekomst zal waarschijnlijk steeds minder alleen van transistorformaat afhangen.
Chiplets.
Gestapelde cache.
3D-geheugen.
Geavanceerde packaging.
Specialistische accelerators.
En misschien uiteindelijk meerdere lagen hoogwaardige siliciumtransistoren direct boven op elkaar.
De chip van de toekomst wordt mogelijk niet alleen kleiner.
Hij wordt misschien vooral hoger.
En als deze technologie de overstap van laboratorium naar massaproductie kan maken, is Moore’s law misschien helemaal niet aan zijn einde gekomen.
Misschien hebben we er al die tijd gewoon te tweedimensionaal naar gekeken.
Dit artikel is gebaseerd op onderzoek van Qing Cao en collega’s van de University of Illinois Urbana-Champaign. Hun studie “Monolithic three-dimensional integration of silicon transistors” verscheen in 2026 in Nature.