Seit Jahrzehnten folgt die Halbleiterindustrie einer erstaunlich einfachen Formel: Transistoren werden kleiner, mehr davon passen auf einen Chip und Computer werden schneller und effizienter.
Dieses Prinzip kennen wir als Moore’s Law.
Doch inzwischen stoßen wir zunehmend an physikalische Grenzen.
Forscher der University of Illinois Urbana-Champaign haben eine neue Methode zur Herstellung von Siliziumchips demonstriert. Ihre Arbeit deutet darauf hin, dass die Zukunft der Prozessorentwicklung möglicherweise nicht mehr ausschließlich darin liegt, Transistoren immer weiter zu verkleinern.
Stattdessen könnten wir beginnen, nach oben zu bauen.
Das könnte erhebliche Auswirkungen auf zukünftige Prozessoren in Laptops, Workstations und KI-Systemen haben.
Was ist Moore’s Law eigentlich?
1965 beobachtete Intel-Mitgründer Gordon Moore, dass die Anzahl der Komponenten, die wirtschaftlich auf einem integrierten Schaltkreis untergebracht werden konnten, sehr schnell zunahm.
Später wurde Moore’s Law vor allem mit der Vorstellung verbunden, dass sich die Zahl der Transistoren auf einem Chip ungefähr alle paar Jahre verdoppelt.
Es handelt sich dabei nicht um ein Naturgesetz.
Es wurde vielmehr zu einer Art Zielvorgabe, die die Halbleiterindustrie erstaunlich lange erfüllen konnte.
Kleinere Transistoren ermöglichten immer komplexere CPUs und GPUs bei vergleichbarer Chipfläche.
Mehr Transistoren bedeuteten mehr Rechenleistung.
Und kleinere Fertigungsprozesse verbesserten meist auch die Energieeffizienz.
Doch moderne Transistoren sind mittlerweile extrem klein.
Irgendwann lassen sich Strukturen nicht mehr beliebig weiter schrumpfen.
Physikalische Eigenschaften von Silizium und schließlich quantenmechanische Effekte setzen Grenzen.
Die entscheidende Frage lautet deshalb zunehmend:
Was kommt nach „immer kleiner“?
Nicht kleiner bauen, sondern höher
Die Antwort klingt fast selbstverständlich.
Wenn horizontal der Platz ausgeht, nutzen wir die dritte Dimension.
Moderne Prozessoren sind traditionell weitgehend als hochkomplexe zweidimensionale Strukturen aufgebaut.
3D-Technologien gibt es bereits heute, zum Beispiel gestapelten Speicher oder AMDs 3D V-Cache.
Dabei werden die einzelnen Chips oder Dies jedoch meistens separat produziert und anschließend miteinander verbunden.
Die Forscher aus Illinois arbeiten an etwas Anspruchsvollerem: monolithischer 3D-Integration.
Dabei entstehen mehrere Transistorebenen direkt übereinander.
Statt eine Stadt immer weiter in die Fläche wachsen zu lassen, baut man Hochhäuser.
Das Team demonstrierte mehrere vertikal integrierte Transistorschichten und nutzte diese unter anderem für Logikschaltungen und SRAM-Speicherzellen.
Besonders interessant ist, dass die einzelnen Ebenen deutlich dichter miteinander verbunden werden können als bei konventionellen 3D-Verfahren.
Und genau das wird immer wichtiger.
Denn moderne Rechenleistung wird nicht nur dadurch begrenzt, wie schnell ein Transistor schalten kann.
Auch der Transport von Daten kostet Zeit und Energie.
Ein Prozessor muss nicht nur rechnen
Das ist vor allem bei KI-Anwendungen relevant.
Eine CPU oder GPU kann enorme Rechenleistung bereitstellen.
Doch diese Recheneinheiten müssen ständig mit Daten versorgt werden.
Daten bewegen sich zwischen Prozessorkernen, Cache, Arbeitsspeicher und anderen Teilen des Systems.
Und jede dieser Bewegungen benötigt Energie.
Wenn verschiedene Komponenten vertikal näher zusammenrücken, können elektrische Verbindungen deutlich kürzer werden.
Das könnte ermöglichen:
- höhere Bandbreite;
- geringere Latenz;
- niedrigeren Energieverbrauch;
- höhere Rechendichte.
Für CPUs, GPUs und KI-Beschleuniger ist das besonders attraktiv.
Es bestätigt auch etwas, das wir bei SKIKK schon länger beobachten: Die Leistung eines Computers hängt immer weniger von einer einzelnen Spezifikation und immer stärker von der gesamten Architektur ab.
Eine schnellere CPU allein macht einen Rechner nicht automatisch schneller.
Speicherbandbreite zählt. Cache zählt. Datenträger zählen. Kühlung zählt. Leistungsgrenzen zählen.
Und zunehmend zählt auch, wie effizient die einzelnen Komponenten miteinander kommunizieren.
3D-Chiparchitekturen könnten dieses Prinzip bis auf Transistorebene bringen.
Warum wird das nicht längst gemacht?
Wegen der Hitze.
Genauer gesagt wegen der Temperaturen bei der Fertigung.
Die Herstellung leistungsfähiger Siliziumtransistoren erfordert normalerweise sehr hohe Temperaturen.
Bei der ersten Schicht ist das kein Problem.
Wenn jedoch direkt darüber eine weitere Transistorschicht hergestellt werden soll, könnten die Temperaturen bereits vorhandene Metallverbindungen beschädigen.
Die Forscher haben deshalb einen anderen Ansatz entwickelt.
Statt neues kristallines Silizium direkt auf vorhandenen Schaltungen entstehen zu lassen, werden extrem dünne Siliziumschichten separat gefertigt und anschließend auf den Wafer übertragen.
So können weitere Transistorebenen hinzugefügt werden, ohne die darunterliegenden Schaltungen zu zerstören.
Und theoretisch lässt sich dieser Vorgang wiederholen.
Ist Moore’s Law also tot?
Nicht unbedingt.
Vielleicht verändert sich lediglich die Bedeutung von Scaling.
Jahrzehntelang galt:
Kleinere Transistoren = mehr Transistoren pro Chip.
In Zukunft könnte es häufiger heißen:
Mehr Ebenen = mehr Transistoren auf derselben Fläche.
Diese Entwicklung hat bereits begonnen.
NAND-Flash nutzt seit Jahren 3D-Strukturen. Moderne Prozessoren setzen zunehmend auf Chiplets. HBM stapelt Speicherdies. AMD stapelt zusätzlichen Cache mit 3D V-Cache.
Die Branche entfernt sich also zunehmend von der Vorstellung, dass ein großer flacher Chip immer die beste Lösung sein muss.
Kein dreistöckiger Prozessor im nächsten Laptop
Zwischen Forschung und Massenproduktion liegt allerdings ein enormer Unterschied.
Die Forscher haben gezeigt, dass das Prinzip funktioniert.
Ein moderner Prozessor enthält jedoch Milliarden von Transistoren.
Aus einem Laborverfahren einen wirtschaftlichen industriellen Prozess zu machen, mit dem Millionen Chips gefertigt werden können, ist eine riesige Herausforderung.
Diese Technologie wird also wahrscheinlich nicht nächstes Jahr in einem SKIKK-Laptop stecken.
Ihre Bedeutung liegt woanders.
Sie zeigt einen möglichen Weg, wie sich Prozessoren weiterentwickeln können, wenn klassische Transistorverkleinerung immer schwieriger wird.
Was bedeutet das für zukünftige Laptops?
Potentiell sehr viel.
Mehr Rechenleistung auf derselben Fläche.
Kürzere Verbindungen.
Weniger Energieverbrauch beim Datentransport.
Das könnte Prozessoren ermöglichen, die:
schneller werden, ohne proportional größer zu werden;
dieselbe Leistung mit weniger Energie erreichen;
besser für lokale KI-Anwendungen geeignet sind.
Bei Laptops ist Effizienz oft mindestens so wichtig wie maximale Performance.
Einen Desktop-Prozessor kann man relativ einfach mit mehr Strom versorgen und mit einer größeren Kühlung ausstatten.
Bei einem Laptop funktioniert das nicht.
Platz für Kühlung, Akku und Hardware ist begrenzt.
Der interessanteste Prozessor der Zukunft ist deshalb vielleicht nicht der Chip, der bei 200 Watt einen Benchmark gewinnt.
Sondern derjenige, der dieselbe Aufgabe mit 50 Watt erledigt.
Das Ende von Moore’s Law – oder der nächste Schritt?
Mehr als ein halbes Jahrhundert lang bedeutete Fortschritt in der Halbleitertechnik vor allem: kleiner.
Das wird nicht plötzlich verschwinden.
Doch die Zukunft dürfte immer stärker von anderen Technologien geprägt werden.
Chiplets.
Gestapelter Cache.
3D-Speicher.
Advanced Packaging.
Spezialisierte Beschleuniger.
Und vielleicht irgendwann mehrere Ebenen leistungsfähiger Siliziumtransistoren direkt übereinander.
Der Chip der Zukunft wird möglicherweise nicht einfach nur kleiner.
Vielleicht wird er vor allem höher.
Und wenn Technologien wie diese den Weg aus dem Labor in die industrielle Fertigung schaffen, ist Moore’s Law vielleicht gar nicht am Ende.
Vielleicht haben wir es einfach zu lange nur zweidimensional betrachtet.
Dieser Artikel basiert auf Forschungsarbeiten von Qing Cao und Kollegen an der University of Illinois Urbana-Champaign. Die Studie „Monolithic three-dimensional integration of silicon transistors“ erschien 2026 in Nature.