I decennium följde chipindustrin en ganska enkel formel: gör transistorer mindre, placera fler på samma chip och datorer blir snabbare och effektivare.
Denna princip känner vi som Moores lag.
Men ett problem uppstår: vi närmar oss de fysiska gränserna för hur små transistorer kan bli.
Forskare från University of Illinois Urbana-Champaign har nyligen demonstrerat ett nytt sätt att bygga kiselchips. Deras forskning tyder på att framtiden för datachips kanske inte handlar om ännu mindre transistorer.
Kanske borde vi gå uppåt i höjden.
Och det kan få stora konsekvenser för framtida processorer i laptops, arbetsstationer och AI-system.
Vad är Moores lag egentligen?
År 1965 observerade Intel-medgrundaren Gordon Moore att antalet komponenter som ekonomiskt kunde placeras på en integrerad krets växte mycket snabbt.
Later blev Moores lag särskilt förknippad med idén att antalet transistorer på ett chip fördubblas ungefär var andra år.
Det är ingen naturlag. Det var snarare ett mål som chipindustrin på ett anmärkningsvärt sätt lyckades hålla sig nära i decennier.
Mindre transistorer gjorde det möjligt att bygga allt mer komplexa CPU:er och GPU:er på ungefär samma yta.
Fler transistorer betydde mer beräkningskraft.
Och mindre tillverkningsprocesser gjorde chips generellt mer energieffektiva.
Det fungerade utmärkt i tiotals år.
Men moderna transistorer är nu extremt små.
Vid en viss punkt kan du inte fortsätta att förminska strukturer på obestämd tid. Forskarna i Illinois påpekar att ytterligare miniaturisering allt mer begränsas av siliciums egenskaper och slutligen av kvantmekaniken.
Frågan blir alltså: vad gör vi när mindre helt enkelt inte kan gå mycket längre?
Inte mindre, utan högre
En lösning verkar nästan självklar.
Om det inte finns tillräckligt med horisontellt utrymme, använd då den tredje dimensionen.
Moderna processorer är traditionellt byggda som extremt komplexa tvådimensionella transistorstrukturer. Naturligtvis finns det redan idag olika former av 3D-teknik, såsom staplad minne och 3D V-Cache.
Men med dessa tillvägagångssätt produceras separata dies eller wafers vanligtvis först separat och ansluts sedan tillsammans.
Forskarna i Illinois arbetar på något mer ambitiöst: monolitisk 3D-integration.
Transistorskikt produceras direkt ovanpå varandra.
Se skillnaden som en stad som inte längre expanderar med nya förorter, utan bygger skyskrapor.
Forskargruppen demonstrerade flera vertikalt integrerade transistorskikt och byggde bland annat logiska kretsar och SRAM-minnesceller.
Det intressanta är särskilt att dessa skikt kan kopplas mycket tätare tillsammans än i konventionell 3D-chipteknologi.
Det är viktigt, för moderna processorer begränsas inte bara av hur snabbt transistorer kan växla.
Dataförflyttning kräver också allt mer tid och energi.
En processor måste inte bara beräkna, utan också kommunicera
Det blir särskilt viktigt för AI-workloads.
En CPU eller GPU kan innehålla enorma mängder beräkningskraft, men alla dessa beräkningsenheter behöver ständigt data.
Data måste röra sig mellan kärnor, cacheminne, huvudminne och andra systemkomponenter.
Och det kräver energi.
Genom att placera komponenter vertikalt närmare varandra kan elektriska anslutningar bli kortare.
Det kan potentiellt ge:
- högre bandbredd;
- lägre latens;
- lägre energiförbrukning;
- mer beräkningskraft per kvadratmillimeter.
För CPU:er, GPU:er och AI-acceleratorer är det särskilt intressant.
Det understryker också något som vi på SKIKK redan sett länge: datordatorns prestanda beror allt mindre på en enskild specifikation och allt mer på den kompletta arkitekturen.
En snabbare CPU gör inte automatiskt en dator snabbare.
Minnesbandbredd spelar roll. Cache spelar roll. Lagring spelar roll. Kylning spelar roll. Strömgränser spelar roll.
Och allt oftare spelar också rollen hur effektivt olika komponenter kan kommunicera.
3D-chiparkitekturer kan i slutändan tillämpa denna princip ner till transistornivå.
Varför gör vi detta inte redan massivt?
Värme.
Eller mer exakt: värme under tillverkningsprocessen.
Framställning av konventionell högkvalitativ kiselhalvledare kräver normalt mycket höga temperaturer.
Det är inte ett problem för det första lagret.
Men om du sedan vill producera ett nytt transistorskikt direkt ovanpå befintliga kretsar, uppstår ett allvarligt problem: befintliga metallförbindelser kan inte tåla dessa höga temperaturer.
Forskargruppen utvecklade därför ett annat tillvägagångssätt.
I stället för att bilda ny kristallin kisel direkt ovanpå befintlig elektronik producerar forskarna ultratunn kisellager separat och placerar dem sedan på wafer.
Detta möjliggör att nya transistorskikt läggs till utan att beskadiga underliggande kretsar.
Och i teorin kan du sedan upprepa denna process.
Och igen.
Är Moores lag då död?
Inte nödvändigtvis.
Kanske är det framför allt betydelsen av ordet scaling som förändras.
I decennium betydde chiputveckling huvudsakligen:
Mindre transistorer = fler transistorer per chip.
I framtiden kan det allt oftare bli:
Fler lager = fler transistorer inom samma yta.
I stället för att göra transistorer oändligt mindre kan chipfabrikanter därför gå allt högre.
Vi ser denna förskjutning redan nu.
NAND-flash använder redan sedan många år 3D-strukturer. Moderna processorer använder allt oftare chiplets. High Bandwidth Memory staplar minneschip. AMD använder staplad cache med 3D V-Cache.
Riktningen är tydlig: industrin tar allt mer avstånd från idén att ett enda enormt, platt chip alltid är den bästa lösningen.
Förvänta dig inte ett chipmoln skrapor i din nästa laptop
Det finns en stor skillnad mellan framgångsrik forskning och massproduktion.