Durante décadas, la industria de los semiconductores ha seguido una fórmula bastante sencilla: hacer los transistores más pequeños, colocar más en un mismo chip y conseguir ordenadores más rápidos y eficientes.
Ese principio es lo que conocemos como ley de Moore.
Pero hay un problema: estamos acercándonos a los límites físicos de lo pequeño que puede llegar a ser un transistor.
Investigadores de la University of Illinois Urbana-Champaign han demostrado recientemente una nueva forma de construir chips de silicio. Su trabajo sugiere que el futuro de la informática quizá no dependa únicamente de fabricar transistores todavía más pequeños.
Tal vez el siguiente paso sea construir hacia arriba.
Y eso podría tener importantes consecuencias para los procesadores de futuros portátiles, workstations y sistemas de inteligencia artificial.
¿Qué es exactamente la ley de Moore?
En 1965, Gordon Moore, cofundador de Intel, observó que el número de componentes que podía integrarse económicamente en un circuito aumentaba con enorme rapidez.
Con el tiempo, la ley de Moore pasó a asociarse con la idea de que la cantidad de transistores en un chip se duplica aproximadamente cada pocos años.
No es una ley física.
Más bien se convirtió en un objetivo que la industria consiguió seguir durante décadas.
Los transistores más pequeños permitieron fabricar CPUs y GPUs cada vez más complejas sin aumentar de forma proporcional el tamaño físico del chip.
Más transistores significaban más capacidad de cálculo.
Y, en general, los procesos de fabricación más pequeños también ayudaban a mejorar la eficiencia energética.
Pero hoy los transistores ya son extremadamente pequeños.
Llega un punto en el que no se puede reducir una estructura indefinidamente.
Cada vez entran más en juego las propiedades físicas del silicio y, finalmente, la propia mecánica cuántica.
Por eso la pregunta empieza a cambiar.
¿Qué ocurre cuando seguir reduciendo ya no es suficiente?
Dejar de construir más pequeño y empezar a construir más alto
La solución parece casi obvia.
Si no queda espacio en horizontal, podemos utilizar la tercera dimensión.
Los procesadores modernos se construyen tradicionalmente como estructuras extremadamente complejas, pero esencialmente planas.
Hoy ya existen tecnologías tridimensionales, como la memoria apilada o 3D V-Cache.
Sin embargo, normalmente estas tecnologías consisten en fabricar distintos chips o dies por separado y después conectarlos.
Los investigadores de Illinois están trabajando en algo más ambicioso: integración 3D monolítica.
En este enfoque, las capas de transistores se fabrican directamente unas encima de otras.
La comparación más sencilla sería una ciudad.
En vez de seguir construyendo nuevos barrios hacia los lados, empiezas a construir rascacielos.
El equipo consiguió demostrar varias capas de transistores integradas verticalmente, utilizándolas para crear circuitos lógicos y células de memoria SRAM.
La gran ventaja es que estas capas pueden conectarse entre sí de forma mucho más densa que utilizando técnicas convencionales de apilamiento.
Y eso importa mucho.
Porque el rendimiento moderno ya no está limitado únicamente por la velocidad de los transistores.
Mover datos también cuesta tiempo y energía.
Un procesador no solo tiene que calcular
Esto es especialmente importante para la inteligencia artificial.
Una CPU o GPU puede contener una enorme cantidad de potencia de cálculo.
Pero todas esas unidades necesitan datos constantemente.
Los datos tienen que moverse entre núcleos, caché, memoria y otras partes del sistema.
Y ese movimiento consume energía.
Si los componentes pueden colocarse verticalmente mucho más cerca unos de otros, las conexiones eléctricas pueden acortarse.
Eso podría ofrecer:
- mayor ancho de banda;
- menor latencia;
- menor consumo energético;
- mayor densidad de cálculo.
Es especialmente interesante para CPUs, GPUs y aceleradores de IA.
También confirma algo que vemos constantemente en SKIKK: el rendimiento de un ordenador depende cada vez menos de una única especificación y cada vez más de cómo funciona el sistema completo.
No basta con tener una CPU más rápida.
Importan la memoria, la caché, el almacenamiento, la refrigeración, los límites de potencia y la forma en que todos esos componentes se comunican entre sí.
La integración 3D podría llevar esa idea hasta el propio nivel del transistor.
Entonces, ¿por qué no se hace ya?
Por el calor.
Más concretamente, por el calor durante la fabricación.
La fabricación tradicional de transistores de silicio de alto rendimiento suele requerir temperaturas muy elevadas.
Eso no es un problema para la primera capa.
Pero sí lo es cuando intentas fabricar una segunda capa directamente sobre circuitos que ya existen.
Las conexiones metálicas de las capas inferiores no soportan esas temperaturas.
El equipo de Illinois ha desarrollado una solución diferente.
En lugar de formar el nuevo silicio cristalino directamente sobre la electrónica existente, fabrica membranas de silicio extremadamente finas por separado y después las transfiere a la oblea.
De esta forma, se pueden añadir nuevas capas de transistores sin destruir las capas inferiores.
Y, en teoría, repetir el proceso.
¿Ha muerto la ley de Moore?
No necesariamente.
Quizá simplemente cambie lo que entendemos por escalado.
Durante décadas:
Transistores más pequeños = más transistores por chip.
En el futuro podría ser:
Más capas = más transistores en el mismo espacio.
Ya estamos viendo esta transición en otras áreas.
La memoria NAND utiliza estructuras 3D. Los procesadores modernos recurren cada vez más a chiplets. La memoria HBM apila dies. AMD utiliza caché vertical con 3D V-Cache.
La industria ya está dejando atrás la idea de que un único chip grande y plano es siempre la mejor solución.
No esperes un procesador de varios pisos el próximo año
Existe una enorme diferencia entre una demostración de laboratorio y la producción a escala industrial.
Los investigadores han demostrado que el concepto funciona.
Pero un procesador moderno contiene miles de millones de transistores.
Convertir una tecnología experimental en un proceso industrial capaz de fabricar millones de chips de forma rentable es un reto enorme.
No es probable que esta tecnología aparezca en un portátil SKIKK el año que viene.
Pero eso no reduce su importancia.
Lo interesante es que demuestra una posible dirección para la industria cuando seguir reduciendo los transistores resulte cada vez más complicado.
¿Qué podría significar esto para los portátiles?
Potencialmente, mucho.
Más capacidad de cálculo en el mismo espacio.
Conexiones más cortas.
Menos energía desperdiciada moviendo datos.
Todo ello podría permitir procesadores:
más rápidos sin crecer proporcionalmente;
más eficientes ofreciendo el mismo rendimiento;
mejor preparados para ejecutar IA de forma local.
Para un portátil, la eficiencia puede ser incluso más importante que el rendimiento máximo.
En un PC de sobremesa siempre es relativamente sencillo aumentar el consumo y utilizar un disipador más grande.
En un portátil no.
El espacio para refrigeración, batería y hardware es limitado.
Por eso el procesador más interesante del futuro quizá no sea el que gane un benchmark consumiendo 200 vatios.
Puede que sea el que consiga hacer el mismo trabajo utilizando solo 50.
¿El fin de la ley de Moore o un nuevo capítulo?
Durante más de medio siglo, avanzar significó principalmente hacer las cosas más pequeñas.
Eso no desaparecerá de un día para otro.
Pero el futuro de los chips dependerá cada vez más de otras técnicas.
Chiplets.
Caché apilada.
Memoria 3D.
Packaging avanzado.
Aceleradores especializados.
Y quizá, finalmente, varias capas de transistores de silicio de alto rendimiento construidas directamente unas encima de otras.
El chip del futuro quizá no sea simplemente más pequeño.
Puede que sea más alto.
Y si tecnologías como esta llegan del laboratorio a la producción industrial, quizá la ley de Moore no esté llegando a su fin.
Tal vez simplemente llevábamos demasiado tiempo mirándola en dos dimensiones.
Este artículo está basado en el trabajo de Qing Cao y otros investigadores de la University of Illinois Urbana-Champaign. Su estudio “Monolithic three-dimensional integration of silicon transistors” fue publicado en Nature en 2026.